NEX-DDR3INTR-P DDR3 DIMM Protocol Interposer

L’analyse de conformité est effectuée après ou en parallèle de l’analyse électrique (analogique) et comprend : la vérification de la logique (transfert de commandes) et l’analyse des marges de synchronisation selon les spécifications JEDEC. Ceci garantit la conformité de votre système cible aux exigences de synchronisation JEDEC et doit être réalisé en temps réel afin d’éviter de passer à côté de violations. Savoir qu’une violation s’est produite est un premier pas, mais la capacité à capturer les cycles de bus précédant et suivant la violation permet de mieux comprendre sa cause et ses conséquences. Un analyseur de mémoire est utilisé pour l’analyse de conformité. Il répond non seulement aux besoins décrits ci-dessus, mais fournit également des informations sur les caractéristiques analogiques de tous les signaux du bus.