NEX-DDR3INTR-P DDR3 DIMM Protocol Interposer

Die Konformitätsanalyse wird nach oder parallel zur elektrischen (analogen) Analyse durchgeführt und umfasst die Überprüfung der Logik (Befehlsübertragung) sowie die Analyse der Timing-Margen gemäß den JEDEC-Timing-Spezifikationen. Dies gewährleistet die Konformität Ihres Zielsystems mit den Timing-Anforderungen der JEDEC-Spezifikationen und muss in Echtzeit erfolgen, um Verstöße zu vermeiden. Die Feststellung eines Verstoßes ist ein erster Schritt, doch die Erfassung der Buszyklen vor und nach dem Verstoß liefert wertvolle Erkenntnisse über dessen Ursache und Folgen. Für die Konformitätsanalyse wird ein Speicheranalysator verwendet. Dieser erfüllt nicht nur die oben beschriebenen Anforderungen, sondern ermöglicht auch die Analyse der analogen Eigenschaften aller Bussignale.